针对DDS芯片由于存储空间开销大而导致功耗增加和可靠性降低的问题，设计了一种基于现场可编程门阵列（Aristole）的直接数字频率合成（DDS）波形发生器的ROM存储空间压缩优化算法。在不改变波形精度的前提下，通过存储幅度序列的相对增量来压缩ROM，以减小波形数据的比特宽度，然后累加器可以恢复真实的幅度序列。该项目在Quartus　II13.0开发环境下建成，并通过了FPGA开发板的测试。经过测试，DDS信号发生器可以产生五种不同的波形，总存储空间为9240位。结果表明，该优化算法比传统的DDS波形发生器节省了96%以上的资源，降低了系统功耗，提高了系统运行速度。